Aller au contenu

PCI-Express & TB3 : un commentaire intéressant


Sethenès

Messages recommandés

Bonjour à tous,

Voici la réponse faite par un intervenant à une question concernant le TB3. Je le trouvais tellement intéressante que je ne résiste pas au plaisir de la recopier.

Actuellement, le processeur gère l'équivalent de 20 lignes PCI-Express : 16 lignes PCI-Express qui sont prévues pour être attribuées à la ou les cartes graphiques (utilisable en 1x16, 2x8 ou 1x8 + 2x4), 4 lignes DMI (très similaire au PCI-E, et avec la même bande passante) qui sont allouées à la communication entre le CPU et le chipset.

Le chipset va pour sa part répartir ces 4 lignes entre toutes les autres I/O de la machine. Si on se limite aux I/O haut débit, un Z390 gère par exemple jusqu'à 24 lignes PCI-E à 8 Gbit/s, 6 lignes SATA 6 Gbit/s, 6 lignes USB 10 Gbit/s, 10 lignes USB 5 Gbit/s. Du coup, ça peut parfois coincer un peu quand il s'agit de communiquer avec le CPU via à peine 4 lignes DMI à 8 Gbit/s.

Pour mettre du TB3, on ajoute une puce additionnelle, connectée en PCI-E. Mais aucune solution actuelle n'est idéale. Si on la branche aux lignes PCI-E du chipset, il est bien évidant que le goulot du DMI va brider les performances du TB3, le DMI ayant la même bande passante que le TB3, mais à partager avec tout le reste. Si on la branche aux lignes PCI-E du CPU, ça divise d'office par deux la bande passante disponible pour la carte graphique. Apple a choisi jusqu'à présent la deuxième solution, en configurant le PCI-E du CPU en mode 1x8 pour le GPU + 2x4 pour deux contrôleurs TB3.

Sur les nouveaux CPU Intel, un contrôleur TB3 à 4 ports va être intégré sur le die du CPU, ce qui permettra de ne plus empiéter sur les lignes PCI-E de la carte graphique, ni de passer par le goulet du chipset.


Donc par rapport à la solution actuellement implémentée par Apple, le gain est un gain en performances graphiques (mais il sera toutefois sans doute très faible, surtout sur les portables, où les carte graphique est rarement limitée par le débit de sa connexion).
Par rapport à un contrôleur TB raccordé au chipset, les gain est un gain en débit sur le TB3, mais aussi dans certains cas sur les autres interfaces.

Et dans les deux cas, il y a aussi un gain en intégration, puisque dans le cas d'une machine à 4 ports TB on va avoir deux puces de moins sur la carte mère.
 
Lien vers le commentaire
Partager sur d’autres sites

Hello, processeur génération 8 je suppose, voire 9 … !?

Quand on regarde les spec. du PCI-E v4 (2017), elle semble plus cohérente pour absorber les flux TB3 …

v4 = 16 GT/s … soit 2 Go/s par ligne … la v5, elle, atteindrait 128 Go/s en 16x …

Mais coté processeur … quand on regarde les gen9, ils semblent tjrs gérer jusqu'à PCI-E v3 avec 16 (PCI-E) lignes seulement …

https://www.intel.fr/content/www/fr/fr/products/processors/core/i5-processors/i5-9400h.html

Du coup, ca semble pas mal incohérent …

nota : J'ai pas regardé du côté des CPU serveur pour voir les limites ou d'autres archi …

Quoi qu'il en soit, je ne suis même pas certain que des équipements utilisent de telles bande passante … (à part du RAID 5 PCI-E NVME ++ ou des CG externes).

EDIT : sur certaines gammes de XEON on monte à 48 lignes (pas vérifier DMI, ni intégration) mais tjrs en PCI-E v3.

Je ne suis plus trop cette actualité … mais de mémoire il y a tjrs eu ces pb de bande passante, partagée généralement

et donc pas trop optimale pour le grand public.

Quand on a besoin de patate … généralement on se tourne vers archi serveur mais ce n'est pas intégralement cohérent …

Du coup faut savoir ce qu'on veut, et également ce qu'on achète …

 

Modifié par aexm
Lien vers le commentaire
Partager sur d’autres sites

La réponse faisait suite à une question concernant l'affirmation que les nouveaux processeurs Intel de 10ème génération supportaient le TB3 "nativement". Un intervenant se demandait ce que ça changeait par rapport au passé, où évidemment, le TB3 était déjà supporté.

Pour le reste, je pense que le mieux est de s'imaginer (ce qui n'est pas tout à fait faux) que passer à 16 lignes PCI 4 c'est comme passer à 32 lignes PCI 3.

(Si on raisonne en "équivalent" PCI 3), Cela permet donc de réserver 16 lignes pour le GPU, 2x4 pour le TB3 et il en resterait encore 8 de disponibles.

(Ce qui donne en PCI 4), 8 lignes pour le GPU, 2x2 lignes pour le TB3 et il reste encore 4.

Evidemment, si on envisage le passage au TB4 ... on va "en gros" se retrouver dans la même situation qu'aujourd'hui, mais avec 8 lignes PCI 4 pour le GPU contre 8 lignes PCI 3 avant.

Lien vers le commentaire
Partager sur d’autres sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.
Note: Your post will require moderator approval before it will be visible.

Invité
Répondre à ce sujet…

×   Collé en tant que texte enrichi.   Coller en tant que texte brut à la place

  Seulement 75 émoticônes maximum sont autorisées.

×   Votre lien a été automatiquement intégré.   Afficher plutôt comme un lien

×   Votre contenu précédent a été rétabli.   Vider l’éditeur

×   Vous ne pouvez pas directement coller des images. Envoyez-les depuis votre ordinateur ou insérez-les depuis une URL.

Chargement
×
×
  • Créer...